设为首页
加入收藏
联系站长
首页 | 文章中心 | 下载中心 | 本站商品 | 学习资料 | 
您现在的位置: 电子爱好者 >> 文章中心 >> 数字电路 >> 正文 用户登录 新用户注册
[VHDL实例]解复用器          【字体:
[VHDL实例]解复用器
作者:佚名    文章来源:本站原创    点击数:    更新时间:2006-2-17
------------------------------------------------------------------------------------
-- DESCRIPTION   :  Demultiplexer
--                  Width: 8
--                  Number of terminals: 4
--                  Output enable active: HIGH
--                  Output active : HIGH
------------------------------------------------------------------------------------
library IEEE;
use IEEE.STD_LOGIC_1164.all;
use IEEE.STD_LOGIC_UNSIGNED.all;
entity dmux is
          port (
                    EN : in STD_LOGIC;
                    DATA_OUT0 : out STD_LOGIC_VECTOR (7 downto 0);
                    DATA_OUT1 : out STD_LOGIC_VECTOR (7 downto 0);
                    DATA_OUT2 : out STD_LOGIC_VECTOR (7 downto 0);
                    DATA_OUT3 : out STD_LOGIC_VECTOR (7 downto 0);
                    SEL : in STD_LOGIC_VECTOR (1 downto 0);
                    DATA_IN : in STD_LOGIC_VECTOR (7 downto 0)
          );
end entity;
architecture dmux_arch of dmux is
constant NON_ACTIVE : STD_LOGIC_VECTOR (7 downto 0) := (others => '0');
begin
 
          DATA_OUT0 <= DATA_IN when (SEL = 0) and (EN = '1') else NON_ACTIVE;
          DATA_OUT1 <= DATA_IN when (SEL = 1) and (EN = '1') else NON_ACTIVE;
          DATA_OUT2 <= DATA_IN when (SEL = 2) and (EN = '1') else NON_ACTIVE;
          DATA_OUT3 <= DATA_IN when (SEL = 3) and (EN = '1') else NON_ACTIVE;
 
end architecture;
文章录入:admin    责任编辑:admin 
  • 上一篇文章: [VHDL实例]三态总线(注2)

  • 下一篇文章: [VHDL实例]8位相等比较器
  • 发表评论】【告诉好友】【打印此文】【关闭窗口
       最新热点    最新推荐    相关文章
  • [VHDL实例]地址译码(for m68…

  • [VHDL实例]加法器描述

  • [VHDL实例]8位相等比较器

  • [VHDL实例]三态总线(注2)

  • |VHDL实例|双向总线(注2)

  • [VHDL实例]多路选择器(使用c…

  • [VHDL实例]多路选择器(使用w…

  • [VHDL实例]多路选择器(使用i…

  • [VHDL实例]多路选择器(使用…

  • [VHDL实例]8位总线收发器:7…

  • 网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!)  
    {$PopAnnouceWindow(400,440)}